FLIP-FLOP
Flip-flop RS
Flip-flop RS atau SR (Set-Reset) merupakan dasar dari flip-flop jenis lain.
Flip-flop ini mempunyai 2 masukan: satu disebut S (SET) yang dipakai untuk
menyetel (membuat keluaran flip-flop berkeadaan 1) dan yang lain disebut R
(RESET) yang dipakai untuk me-reset (membuat keluaran berkeadaan 0). Flip-flop RS dapat dibentuk dari dua gerbang NOR atau dua gerbang NAND.
Flip-flop RS atau SR (Set-Reset) merupakan dasar dari flip-flop jenis lain.
Flip-flop ini mempunyai 2 masukan: satu disebut S (SET) yang dipakai untuk
menyetel (membuat keluaran flip-flop berkeadaan 1) dan yang lain disebut R
(RESET) yang dipakai untuk me-reset (membuat keluaran berkeadaan 0). Flip-flop RS dapat dibentuk dari dua gerbang NOR atau dua gerbang NAND.
Flip-flop RS
111
(b) memakai gerbang NAND
Perhatikan bahwa keluaran dari suatu gerbang diumpan-balik ke masukan
gerbang lainnya. Keluaran masing-masing gerbang membentuk keluaran-keluaran dari pada susunan flip-flop RS. Seperti yang ditunjukkan oleh tabel
kebenaran pada gambar, untuk flip-flop yang menggunakan gerbang NOR,
masukan 1 pada S membuat flip-flop diset (Q= 1) dan masukan 1 pada R
membuat flip-flop direset (Q= 0). Untuk flip-flop yang disusun dari gerbang
NAND, S= 0 menyetel (set) flip-flop dan R= 0 me-reset flip-flop.
Untuk flip-flop dengan NOR, masukan R=S= 0 tidak mengubah keadaan
keluaran, artinya keluaran Q dan Q tetap, ditunjukkan sebagai Q- dan Q- pada
tabel kebenaran dalam Gambar 6.3. Untuk kombinasi masukan R=S= 1, yang di-tunjukkan dengan "-" pada pada kolom keluaran yang bersangkutan, keadaan
keluaran tersebut tidak tentu. Ini dapat diterangkan sebagai berikut:
Andaikanlah untuk R= S = 1 keluaran flip-flop adalah Q= 1. Untuk Q= 1
dan S = 1, maka Q = 0. Tetapi karena R = 1, maka Q juga harus 0 dan ini jelas
berlawanan dengan pengandaian sebelumnya. Kalau diandaikan Q = 0, maka
juga Q = 0 yang berarti bertentangan dengan sifat flip-flop. Karena itu, untuk
flip-flop RS kombinasi masukan R = S = 1 dilarang (tabu).
Untuk flip-flop RS dengan NAND, kerjanya sama dengan flip-flop dengan
NOR bila tegangan masukan rendah dianggap logik 1 dan tegangan masukan
tinggi dianggap logik 0, artinya bila kita memakai logika negatif. Jadi tabel
kebenaran untuk flip-flop dengan NAND dengan logika negatif akan tepat sama
dengan tabel kebenaran untuk flip-flop dengan NOR. Untuk keseragaman uraian,
maka yang umum dipakai untuk menyatakan kerja flip-flop RS adalah tabel
kebenaran untuk rangkaian NOR.
Dalam hal tundaan waktu, karena setiap masukan hanya melalui satu ger-bang, tundaan waktu untuk flip-flop RS yang disebutkan di atas dianggap sama
dengan tundaan waktu 1 gerbang yang umumnya dalam besaran nano-detik (10
-9
detik).
(b) memakai gerbang NAND
Perhatikan bahwa keluaran dari suatu gerbang diumpan-balik ke masukan
gerbang lainnya. Keluaran masing-masing gerbang membentuk keluaran-keluaran dari pada susunan flip-flop RS. Seperti yang ditunjukkan oleh tabel
kebenaran pada gambar, untuk flip-flop yang menggunakan gerbang NOR,
masukan 1 pada S membuat flip-flop diset (Q= 1) dan masukan 1 pada R
membuat flip-flop direset (Q= 0). Untuk flip-flop yang disusun dari gerbang
NAND, S= 0 menyetel (set) flip-flop dan R= 0 me-reset flip-flop.
Untuk flip-flop dengan NOR, masukan R=S= 0 tidak mengubah keadaan
keluaran, artinya keluaran Q dan Q tetap, ditunjukkan sebagai Q- dan Q- pada
tabel kebenaran dalam Gambar 6.3. Untuk kombinasi masukan R=S= 1, yang di-tunjukkan dengan "-" pada pada kolom keluaran yang bersangkutan, keadaan
keluaran tersebut tidak tentu. Ini dapat diterangkan sebagai berikut:
Andaikanlah untuk R= S = 1 keluaran flip-flop adalah Q= 1. Untuk Q= 1
dan S = 1, maka Q = 0. Tetapi karena R = 1, maka Q juga harus 0 dan ini jelas
berlawanan dengan pengandaian sebelumnya. Kalau diandaikan Q = 0, maka
juga Q = 0 yang berarti bertentangan dengan sifat flip-flop. Karena itu, untuk
flip-flop RS kombinasi masukan R = S = 1 dilarang (tabu).
Untuk flip-flop RS dengan NAND, kerjanya sama dengan flip-flop dengan
NOR bila tegangan masukan rendah dianggap logik 1 dan tegangan masukan
tinggi dianggap logik 0, artinya bila kita memakai logika negatif. Jadi tabel
kebenaran untuk flip-flop dengan NAND dengan logika negatif akan tepat sama
dengan tabel kebenaran untuk flip-flop dengan NOR. Untuk keseragaman uraian,
maka yang umum dipakai untuk menyatakan kerja flip-flop RS adalah tabel
kebenaran untuk rangkaian NOR.
Dalam hal tundaan waktu, karena setiap masukan hanya melalui satu ger-bang, tundaan waktu untuk flip-flop RS yang disebutkan di atas dianggap sama
dengan tundaan waktu 1 gerbang yang umumnya dalam besaran nano-detik (10
-9
detik).
6.3
Flip-flop T
Nama flip-flop T diambil dari sifatnya yang selalu berubah keadaan setiap
ada sinyal pemicu (trigger) pada masukannya. Input T merupakan satu-satunya
masukan yang ada pada flip-flop jenis ini sedangkan keluarannya tetap dua,
seperti semua flip-flop pada umumnya. Kalau keadaan keluaran flip-flop 0, maka
setelah adanya sinyal pemicu keadaan-berikut menjadi 1 dan bila keadaannya 1,
maka setelah adanya pemicuan keadaannya berubah menjadi 0. Karena sifat ini
sering juga flip-flop ini disebut sebagai flip-flop toggle (berasal dari skalar
toggle/pasak)
Nama flip-flop T diambil dari sifatnya yang selalu berubah keadaan setiap
ada sinyal pemicu (trigger) pada masukannya. Input T merupakan satu-satunya
masukan yang ada pada flip-flop jenis ini sedangkan keluarannya tetap dua,
seperti semua flip-flop pada umumnya. Kalau keadaan keluaran flip-flop 0, maka
setelah adanya sinyal pemicu keadaan-berikut menjadi 1 dan bila keadaannya 1,
maka setelah adanya pemicuan keadaannya berubah menjadi 0. Karena sifat ini
sering juga flip-flop ini disebut sebagai flip-flop toggle (berasal dari skalar
toggle/pasak)
Flip-flop JK
Flip-flop JK yang diberi nama berdasarkan nama masukannya, yaitu J dan
K. Flip-flop ini mengatasi kelemahan flip-flop RS, yang tidak mengizinkan pem-berian masukan R=S= 1, dengan meng-AND-kan masukan dari luar dengan
keluaran seperti dilakukan pada flip-flop T.
Flip-flop JK yang diberi nama berdasarkan nama masukannya, yaitu J dan
K. Flip-flop ini mengatasi kelemahan flip-flop RS, yang tidak mengizinkan pem-berian masukan R=S= 1, dengan meng-AND-kan masukan dari luar dengan
keluaran seperti dilakukan pada flip-flop T.
Tidak ada komentar:
Posting Komentar